网刊加载中。。。

使用Chrome浏览器效果最佳,继续浏览,你可能不会看到最佳的展示效果,

确定继续浏览么?

复制成功,请在其他浏览器进行阅读

一种宽带注入锁定三倍频器  PDF

  • 宛操 1,2
  • 薛泉 1,2
1. 华南理工大学 电子与信息学院 广东省毫米波与太赫兹重点实验室,广东 广州 510641; 2. 智能感知与无线传输中心 琶洲实验室,广东 广州 510335

中图分类号: TN432

最近更新:2022-07-01

DOI:10.11972/j.issn.1001-9014.2022.03.008

  • 全文
  • 图表
  • 参考文献
  • 作者
  • 出版信息
EN
目录contents

摘要

文章提出了一种宽带注入锁定三倍频器。在传统注入方式基础上,倍频器采用了推-推差分对输入信号进行二倍频,并将产生的二次谐波通过变压器耦合至注入管的源极共模点,增强了注入管源极共模点二次谐波。由于注入电流是由注入信号与源极共模点二次谐波进行混频而产生,因此注入电流也被增强,从而增大了锁定范围。除此之外,三倍频采用了四阶谐振器,谐振阻抗的相位在过零点被平坦化,锁定范围进一步被增大。采用标准CMOS 65 nm工艺设计三倍频,芯片面积为720×670 μm2,1.2-V供电时的功耗为15.2 mW。0 dBm注入功率下三倍频的锁定范围为19.2~27.6 GHz,对应的基波抑制比大于25 dB,二次谐波抑制大于35 dB。注入锁定三倍频器可满足5G收发机中本振源的要求。

引言

从第一代通信发展至今,人们对通信速率的追求是无止尽的,当前广泛使用的第四代通信的中心为3 GHz。根据香农定

1,更高的中心能得到更大的信道带宽,因而许多研究机构聚焦毫米波通信,第五代通信(5G)因此应运而生,而5G通信的发展离不开毫米波前端,目前许多国家将5G收发前端频率定在了28 GHz2。在5G前端收发机中,本振源是关键的一环,它的作用是为收发机的上下变频提供本振信号。有两种产生频率源的方法:基波振荡器直接产生本振和低频振荡然后倍频。由于在毫米波频段直接振荡产生频率源会恶化相位噪声,从而影响发射机的性能。因而众多研究机构都采用低频振荡器加倍频结构来产生本振信3-5

总体而言,倍频器有三种类型:器件非线性倍频

6、自混频倍频7和基于电容电感振荡器的注入锁定倍频器(Injection-Locked Frequency Multiplier, ILFM8。由于器件非线性很弱,因此基于第一种倍频器输出功率很小。第二种倍频器的带宽会受限于寄生电容,同时所需的供电电压也较高。第三种倍频器工作频率比较高,而且输出功率高,功耗低,很适合毫米波频段,本文所研究的倍频器正是采用此结构。但是注入锁定倍频器的锁定范围受限于其核心振荡器,因此带宽较窄。注入锁定倍频器的主要研究目标就是提升其锁定范围或带宽,许多研究机构在拓宽倍频器带宽方面下了很多功夫。文献 [9] 采用片上变压器耦合的方式将三次谐波注入到振荡器的交叉耦合管底部,避免了核心振荡器的源退化,增加了倍频器的锁定范围。但是注入信号采用单管产生,非线性不足,因此限制了带宽。文献 [10] 采用差分对侧边注入,将三次谐波注入到振荡器的漏极振荡点。不同于以往的倍频器,文献 [10] 的差分注入管源极共模点通过电感接地,因此增强了二次谐波,最后拓宽了锁定范围。但是源极共模点的二次谐波不够强,因此对带宽的提升较弱。文献 [11] 采用双注入模式,注入信号分成两路分别注入到振荡器的源极和漏极。但是由于振荡器交叉耦合管源极晶体管堆叠会极大地影响振荡器起振,因此整个带宽很受限制。文献 [9-11] 的立足点是增强注入电流来增加带宽。文献 [12-14] 采用多峰值谐振器将谐振阻抗相位过零点拉平,从而拓宽了锁定范围。

本文的倍频器用推-推差分对产生二次谐波并耦合至注入管源极共模点来增加该点二次谐波,从而增强注入电流,进而提升锁定范围。除此之外,还采用了多峰值(四阶)谐振器来增加锁定范围。

1 注入锁定倍频器基本原理和结构

注入锁定倍频器的本质原理与注入锁定振荡器类似,当一个外部信号注入到振荡器时,只要这个外部信号足够强,并且频率与振荡器自由振荡频率足够近,振荡器将会偏离原来的频率而被迫与外部信号频率同步。注入锁定倍频器就是用输入信号的谐波去对振荡器进行锁定。图1(a)为采用二阶谐振器的注入锁定倍频器半边模

14。交叉耦合管Mccp提供负阻补偿谐振器损耗,保证倍频器起振和维持振荡。注入管Minj通过非线性产生谐波电15

Iinj=α0+α1vin+α2vin2+α3vin3+ , (1)

对倍频器进行锁定从而实现倍频。

图1  (a) 注入锁定倍频器半边模型,(b) 相位图

Fig. 1  (a) Model of half circuit of the ILFM, (b) the corresponding phasor diagram

图2(b)所示为图2(a)对应的相位图,注入到倍频器的总电流IT是振荡电流Iosc和注入电流Iinj的矢量和,很容易计算得到

φmax=tan-1 IinjIosc1-Iinj2Iosc2-0.5 . (2)

二阶谐振器谐振阻抗的幅值和相位响应如图2(a-b)所示,从图2(b)可以看出,增加φmax可以增加锁定范围。对应到公式(2),即增强Iinj或者减小Iosc,文献 [

16] 提到了减小谐振器Q值也可以提升锁定范围。但是减小Iosc或者Q值会减小输出幅度和增加起振困难,因此这两种方法都不可取。

(a)  

(b)  

图2 二阶谐振器的阻抗幅值(a)和相位(b)

Fig. 2 Impedance magnitude (a) and phase (b) of the second-order resonator

本文研究的倍频器倍频比为3,即注入锁定三倍频 (Injection-Locked Frequency Tripler, ILFT)。图3为传统的注入锁定三倍频器的电路

10,不同于图1(a)中的注入管Minj源极直接接地,此倍频器的差分注入管源极通过电感Lt接地。M1M2为注入管并偏置在阈值电压,M3M4L1C1组成振荡器,自由振荡频率为3ω。当频率为ω的注入信号vin施加在M1M2的栅极时,由于栅极偏置为阈值电压,M1M2类似一个开关,于是在源极共模点CM会产生vin的二次谐波。于是M1M2以及Lt组成了一个单平衡次谐波混频器,将栅极的基波和源极的二次谐波相混频而产生三次谐波和基波并注入到振荡器。由于振荡器的谐振频率被设计在3ω,最后三次谐波对振荡器进行锁定实现倍频,而基波被振荡器的谐振器滤除。图3所示倍频器虽然很好地利用了差分注入管的混频特性,增强了三次谐波。但是,共模点的二次谐波还不够强,因此会限制倍频器的带宽。

图3  传统注入锁定三倍频结构

Fig.3  Conventional injection-locked frequency tripler

2 宽带注入锁定倍频器

2.1 原理图设计

针对现有三倍频的问题,本文提出一种带有四阶谐振器的二次谐波增强型注入锁定三倍频器。图4所示为倍频器原理图,由(a-f) 5个模块组成,核心模块是(d)和(e)组成的振荡器,其振荡频率为3ω。其中(d)是交叉耦合对,其作用是提供负阻,产生能量以补偿谐振器的损耗,(e)是由变压器和电容组成的四阶谐振

12

图4  本文提出的三倍频器

Fig. 4  Proposed ILFT

(a)是推-推差分对,M1M2偏置在阈值电压,当注入信号施加在差分对栅极时,差分对的漏极共模点(图中A点)产生输入信号的二次谐波;CL1CL2是输入补偿线,能与寄生电容谐振增大输入电压强度,有助于提升倍频器带宽。(b)是变压器,由初级线圈LD和次级线圈LS组成,耦合系数为k1,A点二次谐波将会被变压器耦合至B点。由于变压器有信号叠加作用,B点二次谐波将会被增强。(c)是倍频器的差分注入管,在工作的时候,M3M4类似于次谐波混频器,将栅极基波信号ω和B点二次谐波信号2ω相混频,得到ω3ω两个频率分量。由于振荡器的谐振器谐振在3ω,因此注入管混频后的ω分量将会被滤除,留下3ω来锁定振荡器,从而实现了倍频。(f)是LC共源输出缓冲级,为倍频器提供反向隔离。表1列出了各种器件参数。

表1  设计参数
Table 1  Design Parameters
器件参数
M1-M4 16 um/ 60 nm
M5M6 12 um/ 60 nm
M7M8 10 um/ 60 nm
k1 0.87
k2 0.39
LDLS 1.3 nH
L1+L1- 605 pH
L2+L2- 536 pH
C1+C1- 9 fF
C2+C2- 90 fF

2.2 二次谐波与注入电流增强

倍频器中的推-推管和注入管都利用了共模点产生二次谐波,其机理如图5所示。当0度信号超过M1的阈值电压时,M1导通并产生电流I1,此时M2截止。当180度信号超过M1的阈值电压,M2导通,电流I1切换并流经M2。因此,在一个Vin周期,I1有两次循环,故Vin被倍频。源极和漏极共模点原理一样,但源极和漏极节点二次谐波相位相

17。本文倍频器中的推-推差分对M1M2与注入管差分M3M4栅极信号同相,所以电感LDLS会导致A点和B点电压相位相反。当A点和B点反向耦合时,变压器能将A点信号同相叠加至B点,从而增强了B点二次谐波强18

图5  二次谐波的产生

Fig. 5  Second harmonic generation

图6所示为传统三倍频器(图3所示)和本文提出的三倍频在锁定时的注入管源极共模点(即B点)瞬态波形对比(倍频器输入频率为8.1 GHz,注入管单端电压峰值为316 mV)。明显可以看到有了变压器以后,源极共模点二次谐波得到了增强。相比于传统结构,本文所提出的注入结构的共模点二次谐波峰峰值由221 mV增加到327 mV,提升了48%。图7(a)为传统结构和本文的注入管漏极电流波形,注入电流为漏极电流的三次谐波电流。如图7(b-c)分别为传统结构和本文的注入管漏极电流频谱,从图7(b-c)可得传统倍频器注入电流为0.22 mA,而本文倍频器产生的注入电流为0.36 mA,注入电流提升了63.6%。

图6  注入管源极共模点波形

Fig. 6  Waveform at the common source node of the injectors

(a)  

(b)  

(c)  

图7 (a) 注入管漏极电流瞬态波形, (b)传统倍频器和本文倍频器, (c)注入管漏极电流

Fig. 7 (a) Transient current waveform at the drains of the injectors, the currents at the drain nodes of the conventional tripler (b) and the proposed tripler (c)

图8为两种注入结构下的锁定范围对比,在对比锁定范围时,两种分频器的谐振器均为二阶LC谐振器,其中电感Q值设置为12。从图8中可以看出,采用本文的注入结构,在注入电压峰值为316 mV时,锁定范围得到了显著的提升。功耗也需要作对比,传统结构倍频器功耗为6.03 mW。本文倍频器增加了输入部分的推-推差分对,功耗会更大,总为10.29 mW。与传统结构对比,采用了本文的注入结构后,倍频器带宽增加了126%,而功耗只增加了65.7%,总体性能有了明显提升。

图8  两种注入结构下的锁定范围

Fig. 8  The locking ranges corresponding to the two types of injection structure

2.3 四阶谐振器

文献 [

14] 把变压器宽带匹配用在了振荡器的谐振器上,提出了多峰值谐振器的概念:两组LC组合,令电感相互耦合,则可以实现四阶谐振器,如图9所示。第一组电感电容L1C1确定谐振频率ω1,第二组电感电容L2C2确定谐振频率ω2,四阶谐振器具有两个峰值,极大地拓宽了带宽。通过变压器等效T模19,可以计算出四阶谐振器的谐振频率,如公式(3)所示

ωH,L=ω12+ω22±ω12+ω222+4kω12ω2221-k2 . (3)

图9  基于变压器的多峰值谐振器

Fig. 9  The transformer-based fourth-order tank

对四阶谐振器而言,最重要的是变压器的参数,调节合适的器件参数,可以实现宽带谐振,图10为本文四阶谐振器中变压器的版图和尺寸。图11为变压器的线圈感值和耦合系数。在24 GHz的时候,L1+L1-的感值为605 pH, L2+L2-的感值为536 pH,耦合系数为0.39。图12为谐振器的谐振阻抗和对应的相位。可以很清楚地看到,四阶谐振器阻抗有两个谐振峰值,并且相位曲线过零点被平坦化,对应的锁定范围被显著增大。

图10  谐振器中的变压器尺寸

Fig. 10  Dimension of the transformer in the resonator

图11  谐振器变压器感值和耦合系数

Fig. 11  Inductance and coupling coefficient of the transformer in the resonator

(a)  

(b)  

图12 二阶与四阶谐振器的阻抗幅值(a)和相位(b)

Fig. 12 Impedance magnitude (a) and phase (b) of the second-order and fourth-order resonator

3 芯片版图和后仿真结果

图13是倍频器的版图,采用TSMC 65 nm CMOS工艺,芯片面积为0.48 mm2,包括差分探针引脚、直流引脚和去耦电容。核心振荡器和推推-差分对的供电电压为1.2-V,全频段平均直流功耗为15.2 mW。

图13  三倍频器版图

Fig. 13  Layout of the proposed ILFT

本文电路性能参数主要通过Cadence平台的谐波平衡仿真得出。考虑到实际应用,倍频器的负载单端电阻为150~250 Ω,在仿真时设置成150 Ω。图14是输入为7.8 GHz时的倍频器单端输出频谱。可以看到,在倍频器锁定时,倍频输出功率比其他谐波要高出很多,在23.4 GHz时输出的功率接近0.9 mW。瞬态仿真可得灵敏度曲线,如图15所示。在0 dBm功率注入时,倍频器的锁定范围为19.2~27.6 GHz,带宽为35.9%,可以覆盖5G本振频频段。图16 给出了全频带的单端输出功率和电压,可以看到,3 dB带宽内输出电压大于400 mV。

图14  输入频率为7.8 GHz时的频谱

Fig. 14  Spectrum at 7.8 GHz input frequency

图15  灵敏度曲线

Fig. 15  Sensitivity curve

图16  单端输出电压幅度和功率

Fig. 16  Single-ended output amplitude and power

谐波抑制也是一个比较重要的参数,如果倍频器的输出包含比较强的谐波,会影响下级混频器的本振幅度平衡性,进而影响收发机性能。文献[

20]定义了基波抑制和二次谐波抑制,分别为:HRR1=Pout,3ω-Pout,ωHRR2=Pout,2ω-Pout,ω图17给出了倍频器的基波和二次谐波抑制比,在锁定范围内,基波抑制大于25 dB。而由于差分形式会抵消二次谐波,所以二次谐波抑制通常比基波抑制要高,在锁定范围内,倍频器的二次谐波抑制大于35 dB。

图17  谐波抑制比

Fig.17  Harmonic rejection ratios (HRRs)

表2总结并对比了本文的三倍频器和近年来报道的三倍频器性能,本文所提出的倍频器具有很宽的带宽,各项参数合理;在输出功率、功耗和芯片面积等方面也具有一定的优势,综合性能优良。

表2  性能总结与对比
Table 2  Performance summary and comparison
三倍频*89101112B131420

谐振器

类型

4阶 2阶 2阶 2阶 2阶 4阶 9阶 4阶 -

输出频率

[GHz]

23 60 90 46.1 22 81.9 33 41.1 19.5

电源电压

[V]

1.2 1.2 0.8 1.2 1.8 1 1.2
功耗[mW] 15.2 1.86 5.2 - 9.22 10.5 14.8 16.8 18.8

注入功率

[dBm]

0 6 4 0 0 3.1-4 0 - 3

输出功率

[dBm]

>-2D -5.38 -3.8 - -2.88 -5.96 >-50 0.88D -

锁定范围

[GHz]/[%]

19.2-27.6

/35.9

59.30-60.72

/2.4

85-95.2A

/11.3

42.75-49.5A

/14.6

21.38-23.37A

/8.89

69.2-81.9A

/31

22.8-43.2

/62%

33.9-48.2

/34.8

18-21.9

/19.5

工艺

65 nm

CMOS

130 nm

CMOS

65 nm

CMOS

65 nm

CMOS

180 nm

CMOS

65

65 nm

CMOS

65 nm

CMOS

180 nm

CMOS

面积[mm2 0.48 0.39 0.09C - 0.55 0.16C 0.47 - 1.34
A:带有频率调谐,B:二倍频,C:核心面积,D:差分模式

4 结论

本文提出了一种带有四阶谐振器的二次谐波增强型毫米波三倍频。在传统注入锁定三倍频器的基础上,在输入端与差分注入管并联增加了一对推-推差分对。本文的倍频器利用变压器将推-推差分对产生的二次谐波叠加到注入管源极共模点,增强了注入管源极共模点二次谐波,注入管产生的注入电流因此得到了提升,从而增加了锁定范围。同时,倍频器的核心振荡器采用了四阶谐振器,进一步提升了倍频器的带宽。该三倍频器可以用于5G通信的毫米波本振源以驱动混频器进行上下变频。

References

1

Shannon C. E. A Mathematical Theory of Communication [J]. Bell Systems Technical Journal1948274):623-656. 10.1002/j.1538-7305.1948.tb00917.x [百度学术] 

2

Federal Communications CommissionFCCWashingtonDCUSAJul.2016. [百度学术] 

3

Kim H TPark B SSong S Set al. A 28-GHz CMOS Direct Conversion Transceiver With Packaged 2×4 Antenna Array for 5G Cellular System [J]. IEEE Journal of Solid-State Circuits2018535):1245-1259. 10.1109/jssc.2018.2817606 [百度学术] 

4

Yoo SChoi SKim Jet al. A Low-Integrated-Phase-Noise 27-30-GHz Injection-Locked Frequency Multiplier With an Ultra-Low-Power Frequency-Tracking Loop for mm-Wave-Band 5G Transceivers [J]. IEEE Journal of Solid-State Circuits20171-14. 10.1109/jssc.2017.2749420 [百度学术] 

5

Pang JianWu RuiWang Yunet al. A 28-GHz CMOS Phased-Array Transceiver Based on LO Phase-Shifting Architecture With Gain Invariant Phase Tuning for 5G New Radio [J]. IEEE Journal of Solid-State Circuits2019545):1228-1242. 10.1109/jssc.2019.2899734 [百度学术] 

6

You ZSaavedra C E. A Broadband CMOS Frequency Tripler Using a Third-Harmonic Enhanced Technique [J]. IEEE Journal of Solid-State Circuits20074210):2197-2203. 10.1109/jssc.2007.905238 [百度学术] 

7

Kuo C NChen H SYan T C. A K-Band CMOS Quadrature Frequency Tripler Using Sub-Harmonic Mixer[J]. IEEE Microwave & Wireless Components Letters20091912):822-824. 10.1109/lmwc.2009.2033529 [百度学术] 

8

Chen M CWu C Y. Design and Analysis of CMOS Subharmonic Injection-Locked Frequency Triplers[J]. IEEE Transactions on Microwave Theory & Techniques2008568):1869-1878. 10.1109/tmtt.2008.926566 [百度学术] 

9

Z ChenP Heydari. An 85–95.2 GHz transformer-based injection-locked frequency tripler in 65nm CMOS[C]. Microwave Symposium Digest. IEEE2010. 10.1109/mwsym.2010.5517773 [百度学术] 

10

Liang WLi ALuong H C. A 4-Path 42.8-to-49.5 GHz LO Generation With Automatic Phase Tuning for 60 GHz Phased-Array Receivers [J]. IEEE Journal of Solid-State Circuits20134810):2309-2322. 10.1109/jssc.2013.2269855 [百度学术] 

11

Chen C CWu J WChiao T F. Dual-injection sub-harmonic injection-locked frequency tripler[C]. Microwave Conference Proceedings (APMC)2012 Asia-Pacific. IEEE2012. 10.1109/apmc.2012.6421873 [百度学术] 

12

Jia HKuang LWang Zet al. A W-Band Injection-Locked Frequency Doubler Based on Top-Injected Coupled Resonator [J]. IEEE Transactions on Microwave Theory & Techniques2016641):210-218. 10.1109/tmtt.2015.2498600 [百度学术] 

13

Zhang JLiu HZhao Cet al. A 22.8-to-43.2GHz tuning-less injection-locked frequency tripler using injection-current boosting with 76.4% locking range for multiband 5G applications[C]. 2018 IEEE International Solid - State Circuits Conference - (ISSCC). IEEE2018. 10.1109/isscc.2018.8310338 [百度学术] 

14

Li AZheng SYin Jet al. A 21–48 GHz Subharmonic Injection-Locked Fractional-N Frequency Synthesizer for Multiband Point-to-Point Backhaul Communications [J]. IEEE Journal of Solid-State Circuits2014498):1785-1799. 10.1109/jssc.2014.2320952 [百度学术] 

15

Razavi B. RF Microelectronics: United States Edition [J]. Pearson Schweiz Ag2012. [百度学术] 

16

Rategh H RLee T H. Superharmonic injection-locked frequency dividers [J]. IEEE Journal of Solid-State Circuits2002346):813-821. [百度学术] 

17

Chen H SChang H CHuang W Cet al. A W-band Frequency Doubler with Differential Outputs in 90-nm CMOS[C]. 2019 IEEE Asia-Pacific Microwave Conference (APMC). IEEE2019. 10.1109/apmc46564.2019.9038856 [百度学术] 

18

Long J R. Monolithic transformers for silicon RF IC design [J]. IEEE Journal of Solid-State Circuits2000359):1368-1382. 10.1109/4.868049 [百度学术] 

19

Chen ZWu YYu Yet al. A K-Band Frequency Tripler Using Transformer-Based Self-Mixing Topology With Peaking Inductor [J]. IEEE Transactions on Microwave Theory and Techniques2020685):1688-1696. 10.1109/tmtt.2020.2968315 [百度学术] 

20

Lo Y TKiang J F. A 0.18-μm CMOS Self-Mixing Frequency Tripler [J]. IEEE Microwave & Wireless Components Letters2012222):79-81. 10.1109/lmwc.2011.2180370 [百度学术]